Docket No.: 204552029000

CERTIFICATE OF HAND DELIVERY

I hereby certify that this correspondence is being hand filed with the United States Patent and Trademark Office in Washington, D.C. on July 2, 2003.

Geraldine Maddox

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In the application of:

Yasuaki HIRANO et al.

Serial No.: New Application

Filing Date: July 2, 2003

For: NONVOLATILE SEMICONDUCTOR

MEMORY DEVICE

Examiner: Not Yet Assigned

Group Art Unit: Not Yet Assigned

SUBMISSION OF CERTIFIED FOREIGN PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Under the provisions of 35 USC 119, Applicants hereby claim the benefit of the filing of Japanese patent application No. 2002-193348 filed July 2, 2002.

The certified priority document is attached to perfect Applicant's claim for priority.

It is respectfully requested that the receipt of the certified copy attached hereto be acknowledged in this application.

In the event that the transmittal letter is separated from this document and the Patent and Trademark Office determines that an extension and/or other relief is required, applicants petition for any required relief including extensions of time and authorizes the Commissioner to charge the cost of such petitions and/or other fees due in connection with the filing of this document to **Deposit Account No. 03-1952** referencing **204552029000**.

Dated: July 2, 2003

Respectfully submitted,

y: parmy E Proton

Bárry E. Bretschneider Registration No. 28,055

Morrison & Foerster LLP 1650 Tysons Boulevard, Suite 300

McLean, Virginia 22102 Telephone: (703) 760-7743 Facsimile: (703) 760-7777

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月 2日

出願番号

Application Number:

特願2002-193348

[ST.10/C]:

[JP2002-193348]

出 顏 人
Applicant(s):

シャープ株式会社

2003年 6月 3日

特許庁長官 Commissioner, Japan Patent Office



特2002-193348

【書類名】

特許願

【整理番号】

182648

【提出日】

平成14年 7月 2日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 17/00

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

平野 恭章

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

森 康通

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

河内 修一郎

【特許出願人】

【識別番号】

000005049

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100086405

【弁理士】

【氏名又は名称】 河宮 治

【選任した代理人】

【識別番号】

100084146

【弁理士】

【氏名又は名称】 山崎 宏

【手数料の表示】

【予納台帳番号】 013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0208766

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 不揮発性半導体メモリ装置

【特許請求の範囲】

【請求項1】 制御ゲート,ドレイン,ソースおよび浮遊ゲートを有する電気的に情報の書き込みおよび消去可能な浮遊ゲート電界効果トランジスタで構成されたメモリセルと、第1のリファレンスセルを有する読み出し手段を備えた不揮発性半導体メモリ装置であって、

第2のリファレンスセルと、

上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしき い値とを比較するしきい値比較手段と、

上記しきい値比較手段が上記第1のリファレンスセルのしきい値と上記第2の リファレンスセルのしきい値とを比較した結果に基いて、上記第1のリファレン スセルのしきい値を設定するしきい値設定手段とを備えたことを特徴とする不揮 発性半導体メモリ装置。

【請求項2】 請求項1に記載の不揮発性半導体メモリ装置において、

上記読み出し手段は、上記第1のリファレンスセルと第1のセンスアンプを有し、この第1のリファレンスセルと第1のセンスアンプを用いて、上記メモリセルの読み出しを行い、

上記しきい値比較手段は、第2のセンスアンプを有し、この第2のセンスアンプで上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしきい値とを比較することを特徴とする不揮発性半導体メモリ装置。

【請求項3】 請求項1に記載の不揮発性半導体メモリ装置において、

上記読み出し手段は、上記第1のリファレンスセルとセンスアンプを有し、上 記第1のリファレンスセルと上記センスアンプを用いて、上記メモリセルの読み 出しを行い、

上記しきい値比較手段は、上記読み出し手段が有する上記センスアンプを、上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしきい値とを比較するセンスアンプとして共用することを特徴とする不揮発性半導体メモリ装置。

【請求項4】 請求項1乃至3のいずれか1つに記載の不揮発性半導体メモリ装置において、

しきい値の異なる複数の第2のリファレンスセルを備えたことを特徴とする不 揮発性半導体メモリ装置。

【請求項5】 請求項1乃至4のいずれか1つに記載の不揮発性半導体メモリ装置において、

上記メモリセルの浮遊ゲートに電子が注入され、上記メモリセルのしきい値が 高められた状態を書き込み状態とし、上記メモリセルのしきい値が低い状態をイ レース状態とした場合に、

上記第1のリファレンスセルのしきい値の目標値が、上記書込み状態のしきい値と上記イレース状態のしきい値の間にあり、上記第2のリファレンスセルのしきい値が、上記第1のリファレンスセルのしきい値の目標値よりも低いことを特徴とする不揮発性半導体メモリ装置。

【請求項6】 請求項1乃至5のいずれか1つに記載の不揮発性半導体メモリ装置において、

上記第2のリファレンスセルのしきい値は、上記第1のリファレンスセルのしきい値の目標値よりも、上記しきい値設定手段による書込みの分解能分だけ低いことを特徴とする不揮発性半導体メモリ装置。

【請求項7】 請求項1乃至6のいずれか1つに記載の不揮発性半導体メモリ装置において、

上記しきい値設定手段は、

上記第1のリファレンスセルのしきい値を調整する内部制御手段からなること を特徴とする不揮発性半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、不揮発性半導体メモリ装置に関し、特に、リファレンスセルのしきい値設定時間を短縮できる不揮発性半導体メモリ装置に関する。

[0002]

【従来の技術】

従来、最も一般的に用いられているフラッシュメモリとしては、ETOX(EPR OM Thin Oxide、Intelの登録商標)がある。図13に、このETOX型フラッシュメモリの模式的な断面を示す。図13に示すように、このメモリは、ソースSとドレインDとの間の基板上に、トンネル酸化膜TFを介してフローティングゲートFGが形成され、このフローティングゲートFG上に、層間絶縁膜LFを介して、コントロールゲートCGが形成されている。

[0003]

次に、このETOXタイプのフラッシュメモリの動作原理について述べる。下の表1に、書き込み、消去、読み出しの各動作時における電圧条件を示す。すなわち、書き込み時は、コントロールゲートCGに電圧Vpp(例えば9V)を印加し、ソースSを基準電圧Vss(例えば0V)にし、ドレインDに5Vの電圧を印加する。これにより、チャネル層では、多くの電流が流れ、ドレインサイドの電界が高い部分で、ホットエレクトロンが発生し、フローティングゲートFGに電子が注入され、しきい値電圧が上昇する。この書き込み状態を、図14に、プログラム状態として示す。図14では、横軸をしきい値電圧とし縦軸をメモリセルの個数Nとしている。

[0004]

表1 各モードでの印加電圧

_	コントロールゲー	ドレイン	ソース	基板
	<u>۲</u>			
書き込み	9 V	5 Vlopen	0 V	0 V
消去	- 9 V	open	6 V	0 V
読み出し	5 V	1 V	0 V	0 V

[0005]

また、消去時には、コントロールゲートCGに電圧Vnn(例えば、-9V)、ソースSに電圧Vpe(例えば6V)を印加し、ソースサイドでフローティングゲート

FGから電子を引き抜き、しきい値電圧を低下させる。この消去状態(イレース 状態)でのしきい値電圧を、図14にイレース状態として示す。

[0006]

このイレース時には、BTBT(Band To Band Tunneling)電流が流れる。このBTBT電流が発生すると、同時にホットホール、ホットエレクトロンが発生する。このうち、ホットエレクトロンは基板に流れてしまうが、一方、ホットホールは、トンネル酸化膜TF側へ引かれ、酸化膜TF内にトラッップされる。この現象が一般的に、信頼性を悪化させると言われている。

[0007]

また、読み出し動作では、ドレインDに1 Vを印加し、コントロールゲートCGに5 Vを印加する。このとき、しきい値電圧がイレース状態であり、しきい値電圧が低い場合には、メモリセルに電流が流れず、この場合、このメモリセルの記憶情報は、「1」と判定される。一方、メモリセルがプログラム状態でしきい値電圧が高い場合、メモリセルに電流が流れず、この場合、このメモリセルの記憶情報は、「0」と判定される。

[0008]

この場合の読み出し方法について、図11に示すセンスアンプ回路の構成を参照しながら、より詳細に述べる。通常、フラッシュメモリの読み出し動作は、図11に示すように、メインアレイのメモリセル(メインセル)で流れる電流 I mと、リファレンスセルで流れる電流 I r を比較して、メインセルが保持しているデータが「0」、または、「1」のいずれであるのかを判定する。

[0009]

すなわち、Im>Irである場合には、上記データが「1」であると判定し、Ir<Imであれば上記データが「0」であると判定する。このように判定するためには、リファレンスセルのしきい値は、書込み状態のセルのしきい値とイレース状態のしきい値の中間の値である必要がある。この中間の値とは、例えば、3.5 Vである。

[0010]

従来、このリファレンスセルのしきい値は、読み出しスピード、および、信頼

性等を考慮し、正確な値である必要がある。例えば、 $3.5 V \pm 0.1 V$ 以内の精度が求められる。また、ワード線電圧は、RWL,WLとも同じ電圧(例えば5 V)である。

[0011]

一方、最近のフラッシュメモリでは、高速アクセスおよびページモード技術、シンクロナス技術等によって、読み出しの高速化が進められている。特に、ページモード技術,シンクロナス技術を用いると、一度の読み出し(センス)動作で読み出すメモリセルの数が大幅に増加する。この場合、読み出しの高速化を実現しようとする場合、読み出し時においてメインセルの状態とリファレンスセルの状態とをできるだけ同じ状態にする必要がある。この必要を満たそうとすれば、リファレンスセルの数が増加してしまうことになる。

[0012]

例えば、従来技術において、ページモード技術を用いて、さらに読み出し動作の高速化を行なう場合、メモリ装置におけるセンス系は、図12に示すような構成となる。図12では、1ブロック分のメモリアレイを示しており、256本のワード線WL0~WL255、2048本のビット線BL0~BL2032で構成されている。また、読み出し動作では、1回の動作で128個のメモリセルMSを同時に読み出せる構成になっている。一方、リファレンス側も高速読み出しを実現するため、1つのセンスアンプSA0(,SA1…SA127)に1つのリファレンスセルRFC0(,RFC1…RFC127)を配置している。

[0013]

【発明が解決すべき課題】

次に、上記従来の不揮発性半導体メモリ装置の問題点について述べる。図10に、上記メモリ装置において、リファレンスセルアレイ103のリファレンスセルをプログラム(書き込み)して、そのしきい値を調整する回路構成を示す。この場合のリファレンスセルは上記したように、そのしきい値を3.5 V ± 0.1 V の範囲に収める必要がある。このしきい値の調整方法としては、外部の制御装置を用いて、徐々にプログラムを行い、1つのメモリセルのしきい値を3.5 V ± 0.1 Vにする手法を用いる。このしきい値の調整はテスト時に行なわれる。

[0014]

上記しきい値の調整を行なう場合、プログラム制御回路101から、このリファレンスセルのプログラム動作のコマンドがセンスアンプアレイ105とリファレンスセルワード線電圧発生回路106に入力される。すると、このセンスアンプアレイ105とリファレンスセルワード線電圧発生回路106からリファレンスレスアレイ103にプログラムパルスが1パルス入力される。このプログラムパルスは、例えば、コントロールゲート電圧が6V,ドレイン電圧が5V,パルス幅1μ秒とする。また、このしきい値調整を行う場合のゲート電圧は、メインアレイ102のメモリセルのしきい値をオーバーしないように、通常のプログラムよりも低い値に設定される。

[0015]

次に、図12に示すパッドPADから、直接、リファレンスセルRFCOに流れる電流を測定し、その電流からしきい値を測定する。ここで、上記しきい値が3.4 V以下と判断されれば、さらに、上記プログラムパルスをリファレンスセルRFCOに印加する。このしきい値調整の動作は、リファレンスセルRFCOのしきい値が3.4 V以上になるまで行なわれる。なお、このようなしきい値調整の方式に関しては、特開平10-261768公報の従来技術でも示されている。

[0016]

上記リファレンスセルRFC0のしきい値調整が終了すると、次に、リファレンスセルRFC1のしきい値調整が行なわれる。このしきい値調整動作は、次に、RFC127まで行なわれる。

[0017]

次に、上記のしきい値調整に要する時間について検討する。1つのリファレンスセルのしきい値を調整する動作において、1つのリファレンスセルに印加するプログラムパルスのパルス回数は、通常、100回程度必要となる。ここで、1つのプログラムパルス印加動作(セットアップ動作等を含む)に、10μ秒を要し、しきい値読み出し動作に100μ秒を要するとする。すると、1つのリファレンスセルに対するしきい値調整動作に要する所要時間Tは、次式(101)で算出

されるように、11m秒程度となる。

[0018]

$$T = (1 \ 0 \ 0 + 1 \ 0) \mu \partial \times 1 \ 0 \ 0 = 1 \ 1 \ (m \partial)$$
 (1 0 1)

また、上記リファレンスセルの個数は128個(RFC0 \sim RFC127)なので、この128個のリファレンスセルRFC0 \sim RFC127のしきい値調整動作に要する合計所要時間TTは、次式(102)で算出されるように、1.4秒程度となる。

[0019]

$$TT = 1.1 \text{ m} ? \times 1.2.8 = 1.4 (?)$$
 (102)

このように、上記従来技術では、リファレンスセルのしきい値の調整に要する 時間(テスト時間とも言う)が非常に長くなる。

[0020]

そして、先述のように、ページモード技術,シンクロナス技術で、一度の読み出し(センス)動作で読み出すメモリセルの数が大幅に増加すると、これに伴って、リファレンスセル数も増加するので、さらに、しきい値調整時間が長くなってしまう。

[0021]

そこで、この発明の目的は、リファレンスセルの個数が増加することによるしきい値調整時間の増加を低減できる不揮発性半導体メモリ装置を提供することにある。

[0022]

【課題を解決するための手段】

上記目的を達成するため、この発明の不揮発性半導体メモリ装置は、制御ゲート,ドレイン,ソースおよび浮遊ゲートを有する電気的に情報の書き込みおよび消去可能な浮遊ゲート電界効果トランジスタで構成されたメモリセルと、第1のリファレンスセルを有する読み出し手段を備える。また、この不揮発性半導体メモリ装置は、しきい値比較手段で、第2のリファレンスセルと、上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしきい値とを比較し、しきい値設定手段は、上記しきい値の比較結果に基いて、上記第1のリファレンス

セルのしきい値を設定する。

[0023]

上記しきい値比較は、上記第1のリファレンスセルのしきい値読み出し動作に 比べて、短い時間で行える。したがって、上記第1のリファレンスセルの個数が 増加した場合に、上記第1のリファレンスセルを読み出して上記第1のリファレ ンスセルのしきい値を調整する従来例に比べて、しきい値調整時間を大幅に低減 できる。

[0024]

また、一実施形態の不揮発性半導体メモリ装置では、上記しきい値比較手段は、メモリセルの読み出しのための第1のセンスアンプとは別の第2のセンスアンプを有し、この第2のセンスアンプでもって、上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしきい値とを比較する。したがって、上記メモリセルの読み出し動作とは独立に、しきい値比較動作を行える。

[0025]

また、一実施形態の不揮発性半導体メモリ装置では、上記しきい値比較手段は、上記読み出し手段が有する上記センスアンプを、上記第1のリファレンスセルのしきい値と上記第2のリファレンスセルのしきい値とを比較するセンスアンプとして共用している。

[0026]

この実施形態では、読み出し手段が有するセンスアンプでもって、第1,第2のリファレンスセルのしきい値比較を行う。このため、メインセル読み出し用のセンスアンプと上記しきい値比較用のセンスアンプとを別個に有する場合と異なり、センスアンプのばらつきを吸収でき、しきい値を調整精度を向上できる。また、読み出し用のセンスアンプを複数個有している場合は、複数個の第1リファレンスセルのしきい値を同時に調整することも可能となり、しきい値調整時間の短縮を図れる。

[0027]

また、一実施形態の不揮発性半導体メモリ装置では、しきい値の異なる複数の 第2のリファレンスセルを備えたから、しきい値の異なる複数の第1のリファレ ンスセルのしきい値を調整でき、2値を越える多値のしきい値状態を持つメモリ セルに対応可能となる。

[0028]

また、一実施形態の不揮発性半導体メモリ装置では、上記第1のリファレンス セルのしきい値の目標値が、上記メモリセルのしきい値が高められた書込み状態 のしきい値と上記メモリセルのしきい値が低いイレース状態のしきい値の間にあ り、かつ、上記第2のリファレンスセルのしきい値が、上記第1のリファレンス セルのしきい値の目標値よりも低い。これにより、上記しきい値比較手段が上記 第1のリファレンスセルのしきい値と第2のリファレンスセルのしきい値とを比 較した結果、上記第1のリファレンスセルのしきい値が第2のリファレンスセル のしきい値よりも低い場合に、上記しきい値設定手段は、上記第1のリファレン スセルに書き込みパルスを加え、上記第1のリファレンスセルのしきい値を増加 させて、上記しきい値の目標値に近づけることができる。

[0029]

また、一実施形態の不揮発性半導体メモリ装置では、上記第2のリファレンス セルのしきい値は上記第1のリファレンスセルのしきい値の目標値よりも、上記 しきい値設定手段による書込みの分解能分だけ低いから、上記しきい値設定手段 は、上記しきい値比較手段によるしきい値比較結果に基き、上記書込みの分解能 の精度でもって、上記第1のリファレンスセルのしきい値を目標値に設定できる

[0030]

また、一実施形態の不揮発性半導体メモリ装置は、しきい値設定手段が内部制御手段からなるから、外部制御によらず、不揮発性半導体メモリ装置内部の制御でもって、第1のリファレンスセルのしきい値を調整できる。

[0031]

【発明の実施の形態】

以下、この発明を図示の実施の形態に基いて詳細に説明する。

[0032]

(第1の実施形態)

図1,図2を参照して、この発明の不揮発性半導体メモリ装置の第1実施形態 を説明する。

[0033]

図1に示すように、この第1実施形態は、プログラム制御回路1,メインアレイ2,複数の第1リファレンスセルからなるリファレンスセルアレイ3,センスアンプアレイ5,リファレンスワード線電圧発生回路6,第2リファレンスセルSRC,しきい値比較手段としてのリファレントリム用センスアンプ8および出力バッファ回路9を備える。

[0034]

図1から判るように、この実施形態では、リファレンスセルアレイ3とメインアレイ2の読み出し用センスアンプアレイ5以外に、第2リファレンスセルSRCとリファレンストリム用センスアンプ8を有する。この第2リファレンスセルSRCとリファレンストリム用センスアンプ8は、リファレンスセルアレイ3のしきい値を所定の値に調整するために用いられる。上記リファレンストリム用センスアンプ8は第2のセンスアンプである。

[0035]

図2に示すように、上記メインアレイ2は、フローティングゲートを有する電気的に情報の書き込みと消去が可能な浮遊ゲート電界効果トランジスタからなる複数のメモリセルMSが行と列をなして配置されている。各行のメモリセルMSのコントロールゲートには行線としてのワード線WLO~WL255が接続されており、各列のメモリセルMSのドレインには列線としてのビット線BLO~BL2032はYデコーダYDに接続されている。各ビット線BLO~BL2032はYデコーダYDに接続されている。このYデコーダYDは128本の信号線sen0~sen127で128個のセンスアンプSA1~SA127に接続されている。このセンスアンプSA1~SA127がセンスアンプアレイ5を構成している。また、信号線sen0~sen127が図1の信号線群sensをなす。

[0036]

また、図2に示すように、浮遊ゲート電界効果トランジスタからなる128個の第1リファレンスセルRFC0,RFC1~RFC127はリファレンスセル

アレイ3をなす。この第1リファレンスセルRFCO,RFC $1\sim$ RFC127のドレインは、それぞれ、nMOSトランジスタTrr0,Trr $1\sim$ Trr127を介して、信号線ref $0\sim$ ref127でセンスアンプSAO,SA $1\sim$ SA127に接続されている。図2の信号線ref $0\sim$ ref127が図1の信号線群refであり、図2の信号線rsen0が図1の信号線rsensである。

[0037]

また、図2に示すように、書き込み回路WCが信号線rsenに接続され、この信号線rsenは、トランジスタTr0,Tr1~Tr127を介して、第1リファレンスセルRFC0,RFC1~RFC127のドレインに接続されている。また、上記書き込み回路WCは図1のプログラム制御回路1に接続されている。このプログラム制御回路1と書き込み回路WCがしきい値設定手段を構成している。

[0038]

さらに、上記信号線rsenはトリム用センスアンプ8の反転入力端子に接続されてこのトリム用センスアンプ8の出力端子はプログラム制御回路1に接続されている。また、このトリム用センスアンプ8の非反転入力端子は信号線srefでもって、nMOSトランジスタTrgを経由して、浮遊ゲート電界効果トランジスタからなる第2リファレンスセルSRCのドレインに接続されている。また、この第2リファレンスセルSRCのドレインはnMOSトランジスタTrpを経由して外部パッドPADに接続されている。また、第2リファレンスセルSRCのコントロールゲートは第2リファレンスワード線WLSRに接続されている。また、この第2リファレンスセルSRCのソースは、ソース電圧が供給される端子に接続されている。

[0039]

次に、この第1実施形態における回路動作を説明する。最初に、第2のリファレンスセルSRCのしきい値設定方法について述べる。

[0040]

ここでは、上記リファレンスセルアレイ3が有する読み出し用の第1のリファレンスセルRFC0~RFC127のしきい値の目標値が3.5Vであるので、第2のリファレンスセルSRCのしきい値を3.45V±0.05Vの範囲に設定

する。つまり、第1のリファレンスセルRFC0~RFC127のしきい値の目標値よりも、第2のリファレンスセルSRCのしきい値を低目に設定する。その理由は、第1のリファレンスセルRFC0~RFC127にプログラムパルスを1つずつ印加して、第1のリファレンスセルのしきい値を第2のリファレンスセルのしきい値と比較することで検出しながら、第1のリファレンスセルのしきい値を設定するからである。

[0041]

したがって、第1のリファレンスセルRFC0~RFC127に、1つのプログラムパルスを印加することで上昇するしきい値(書き込み分解能)分だけ、第2のリファレンスセルSRCのしきい値を第1のリファレンスセルのしきい値よりも低く設定しておくことによって、第1のリファレンスセルRFC0~RFC127のしきい値を目標値(3.5 V)近傍に設定できる。

[0042]

何故ならば、第1のリファレンスセルRFC0~RFC127のしきい値が、第2のリファレンスセルSRCのしきい値よりも高くなったことが検出されたときに、第1のリファレンスセルのしきい値へのプログラムパルスの印加を終了するからである。つまり、第2のリファレンスセルSRCのしきい値を第1のリファレンスセルのしきい値と同じ値に設定した場合には、第2のリファレンスセルのしきい値よりも第1のリファレンスセルのしきい値が高めに設定されてしまうからである。

[0043]

この第1実施形態におけるプログラム方法では、図2に示す外部パッドPADから、トランジスタTrpを経由して、第2のリファレンスセルSRCヘドレイン電圧を入力する。また、図1のリファレンスセルワード線電圧発生回路6から第2リファレンスワード線WLSRへワード線電圧を供給し、第2リファレンスセルSRCのコントロールゲートへコントロールゲート電圧を印加する。なお、上記第2リファレンスセルSRCへのドレイン電圧は、内部回路で発生させてもよい。また、上記ワード線電圧は、外部パッドから入力してもよい。

[0044]

上記のようにして、第2リファレンスセルSRCへプログラムパルスが1パルス入力される。このプログラムパルスは、例えば、上記コントロールゲート電圧が6Vであり、ドレイン電圧が5Vであり、パルス幅が1μ秒である。

[0045]

次に、しきい値の読み出し動作について説明する。この読み出し動作においても、図2に示す外部パッドPADから、第2のリファレンスセルSRCのドレインにビット線を介して電圧を直接入力する。また、第2リファレンスワード線WLSRへのコントロールゲート電圧は、図示していない外部パッドから直接入力する。この状態で、第2のリファレンスセルSRCに流れる電流を測定し、第2のリファレンスセルSRCのしきい値を測定する。この測定したしきい値が3.4V以下であると判断された場合には、第2のリファレンスセルSRCに、さらに、プログラムパルスを印加する。このしきい値の測定,判断,パルス印加の動作は、第2のリファレンスセルSRCのしきい値が3.4V以上になるまで行なわれる。結果的に、第2のリファレンスセルSRCのしきい値を、3.4V乃至3.5Vの範囲内に設定する。

[0046]

次に、図1に示すメインアレイ2の読み出し時に用いるリファレンスセルアレイ3を構成する第1リファレンスセルRFC0~RFC127のしきい値設定動作を説明する。この実施形態では、図2に示すように、第1リファレンスセルRFC0~RFC127の個数は128個ある。この第1リファレンスセルRFC0~RFC127のしきい値の設定では、書込みとベリファイを交互に行なうことにより、しきい値を調整する。

[0047]

図7に、図2における書込み回路WCの構成を示す。図1のプログラム制御回路1に、プログラム動作開始の信号が入力されると、プログラム制御回路1から書込み回路WCに書込み信号としてL(Low)レベルが出力される。そして、図7に示す信号DataonがH(high)レベルとなると、nMOSトランジスタTrWがオンして、ラッチ回路LCにはLレベルがラッチされることになる。そして、信

号hhvpが高電圧(例えば10V)となることで、レベルシフターHVの出力信号hvonが10Vとなり、nMOSトランジスタTrXがオンする。一方、信号PGVは、プログラム電圧(例えば5V)となり、信号PGstartがHレベル(例えば10V)となり、nMOSトランジスタTrYがオンする。すると、信号線rsenOには、5Vの電圧が出力される。

[0048]

さらに、図2に示す電圧Φ0が、Hレベル(例えば10V)となり、nMOSトランジスタTr0がオンし、書き込み回路WCから信号線rsen0とnMOSトランジスタTr0を経由して、第1リファレンスセルRFC0のドレインに5Vの電圧が出力される。このとき、リファレンスワード線WLRの電圧は、通常のプログラム(書き込み)動作時の電圧より低い電圧(例えば、5.5 V程度)となり、プログラム(書き込み)が開始され、第1リファレンスセルRFC0のしきい値が上昇する。このプログラムにおけるプログラムパルス幅は1μ秒程度である。

[0049]

次に、プログラム制御回路 1 は、ベリファイ動作の命令を出力する。これにより、ベリファイ動作が開始される。このベリファイ動作では、先に、しきい値調整を行った第 2 のリファレンスセル S R C とトリム用センスアンプ 8 を用いてしきい値比較が行われる。すなわち、このベリファイ動作では、第 1 リファレンスセル 1 R F C 1 ののしきい値と第 1 2 リファレンスセル 1 R C のしきい値とを比較する。なお、このベリファイ動作では、信号 1 R 1 のを 1 と 1 では、信号 1 のを 1 では、信号 1 では、信号 1 でもオンとし、信号 1 では、信号 1 でもオンとし、信号 1 では、1 では、1 では、第 1 リファレンスワード線 1 では、第 1 リファレンスロード線 1 では、第 1 リファレンスセル 1 R C のしきい値電圧 1 の で電圧が印加される。また、第 1 リファレンスセル 1 には、上記第 1 アレンスワード線 1 には、上記第 1 アレンスワード線 1 には、上記第 1 アレンスワード線 1 には、上記第 1 アレンスワード線 1 では、1 には、上記第 1 アレンスワード線 1 には、上記第 1 アレンスワード線 1 の 1 には、上記第 1 アレンスワード線 1 の 1 の 1 には、上記第 1 アレンスワード線 1 の 1

[0050]

ここで、上記第1リファレンスセルRFCOのしきい値が、第2のリファレンスセルSRCのしきい値よりも低い場合には、第2リファレンスセルSRCから

信号線srefを経由してトリム用センスアンプ8の非反転入力端子に入力される電圧が、第1リファレンスセルRFCOから信号線rsenOを経由してトリム用センスアンプ8の反転入力端子に入力される電圧よりも大きい。

[0051]

この場合、トリム用センスアンプ8からの出力信号を受けたプログラム制御回路1は、書き込み回路WC,リファレンスセルワード線電圧発生回路6を制御して、第1リファレンスセルRFC0に、再度、プログラムパルスを1パルスだけ印加して、第1リファレンスセルRFC0のしきい値を所定値だけ上げる。そして、再度、上記ベリファイ動作を行い、その結果、依然、上記第1リファレンスセルRFC0のしきい値が、第2のリファレンスセルSRCのしきい値よりも低い場合には、さらに、上記プログラムパルスを1パルスだけ第1リファレンスセルRFC0に印加する。

[0052]

そして、このベリファイ動作と上記プログラムパルス印加を繰り返し、最終的に、第1リファレンスセルRFC0のしきい値が第2のリファレンスセルSRCのしきい値よりも高くなると、トリム用センスアンプ8からプログラム制御回路1への出力信号がLレベルとなる。これにより、プログラム制御回路1は、第1リファレンスセルRFC0のしきい値が第2のリファレンスセルSRCのしきい値よりも高いと判断して、第1のリファレンスセルRFC0へのプログラムパルス印加を終了する。

[0053]

上述のしきい値調整動作(ベリファイとプログラムパルス印加)は、プログラム制御回路1が、一旦、コマンドを発行すると、第1のリファレンスセルRFCOのしきい値が所定のしきい値以上となるまで、内部のプログラム制御回路1によって、自動的に行われる。

[0054]

続いて、第1リファレンスセルRFC1、第1リファレンスセルRFC2、… …、第1リファレンスセルRFC127の順に、上記しきい値調整動作を行う。 ここで、1つの第1リファレンスセルのしきい値調整時間は、プログラムパルス

印加の動作(セットアップ動作等を含む)に10μ秒を要し、ベリファイ時間に、2μ秒を要するとし、プログラムパルスの印加回数を100回とすると、1つの第1リファレンスセルのしきい値調整動作に要する所要時間Tは、次式(1)で算出できるように、1.2m秒程度となる。

[0055]

$$T = 1.2 (\mu) \times 1.00 (回) = 1.2 (m)$$
(1)

また、1つの第1リファレンスセルのしきい値を調整するために、プログラム 制御回路1が最初に1度コマンドを発行するのに必要な時間を、1μ秒程度であ るとすると、第1リファレンスセルの個数は128個なので、この128個の第 1リファレンスセルのしきい値を調整するのに要する合計時間TTは、次式(2) より、0.15秒程度となる。

[0056]

$$TT=1.201(m秒)\times128(個)=0.15(秒)$$
 ……(2)

したがって、従来例の場合ではしきい値調整に1.4秒だけ必要(式(101)参照)なのに対して、この第1実施形態によれば、しきい値調整時間を、従来例に 比べて、約10分の1まで低減することが可能となる。

[0057]

この第1実施形態では、1個の第2のリファレンスセルSRCについてはそのセルに流れる電流を測定してしきい値を設定した。一方、128個の第1のリファレンスセルRFC0~RFC127については、電圧比較手段として使用したセンスアンプ8を用いて、第2のリファレンスセルSRCとのしきい値比較(ベリファイ)によって、しきい値を設定することで、従来に比べて、しきい値調整に要する時間を大幅に短縮できた。

[0058]

したがって、この第1実施形態によれば、内部のプログラム制御回路1を用いて制御するしきい値調整動作により、第1リファレンスセルの個数が増加することに伴うしきい値調整時間の増大を抑えることが可能になる。

[0059]

(第2の実施形態)

次に、図3,図4を参照して、この発明の不揮発性半導体メモリ装置の第2実施形態を説明する。

[0060]

前述の第1の実施形態では、第1のリファレンスセルRFC0~RFC127のしきい値を調整するときに使用するセンスアンプ8が1つであるから、第1リファレンスセルのしきい値調整は1つづつ行うこととなり、第1リファレンスセルの個数がさらに増加した場合に、ベリファイ時間およびプログラム時間が長くなる。さらに、メインアレイ2の読み出し時に使用するセンスアンプSA1~SA127と、第1リファレンスセルRFC0~RFC127のしきい値設定時に用いられるセンスアンプ8とが異なることから、センスアンプ間のばらつきを吸収することができない。この第2実施形態では、この点を改善したものである。

[0061]

図3,図4に示すように、この第2実施形態では、図1,図2に示す第1実施形態では有していたトリム用センスアンプ8がなく、センスアンプアレイ5の替わりに、センスアンプアレイ55を備えた点が第1実施形態と異なる。このセンスアンプアレイ55は、図4に示すように、128個のセンスアンプ&書込回路SAP0~SAP127からなる。

[0062]

図8に、図4におけるセンスアンプ回路&書込み回路SAP0の構成を示す。 このセンスアンプ&書込回路SAP0は、センスアンプSAAと書き込み回路W Cからなる。この書き込み回路WCは、図7の書き込み回路WCと同様の構成で ある。なお、このセンスアンプ回路&書込み回路SAP0の構成は、他のセンス アンプ回路&書込み回路SAP127と同じ構成である。

また、このセンスアンプ回路&書込回路 SAP0~SAP127は、信号線re $f0 \sim ref127$, nMOSトランジスタT $v0 \sim Tv127$ を経由して、第1リファレンスセルRFC0~RFC127のドレインに接続されている。また、このセンスアンプ回路&書込回路 SAP0~SAP127は、信号線sen0~sen127でYデコーダYDに接続されている。また、信号線sen0~sen127は、nMOSトランジスタT v0~Tv127で信号線 v127で信号線 v20に接続されている。ま

た、この信号線rsen O は、n M O S トランジスタTr q を経由して第2リファレンスセルSRCのドレインに接続されている。また、この第2リファレンスセルSRCのドレインは、n M O S トランジスタTr p を経由して、外部パッドP A Dに接続されている。

[0063]

この第2実施形態では、上記センスアンプ回路&書込み回路SAP1~SAP 127が有するセンスアンプSAAがしきい値比較手段をなし、書き込み回路W Cとプログラム制御回路1がしきい値設定手段をなす。

[0064]

次に、この第2実施形態の回路動作を説明する。最初に、第2のリファレンスセルSRCのしきい値設定方法を説明する。ここでは、第1リファレンスセルRFC0~RFC127のしきい値の目標値は3.5 Vなので、第2のリファレンスセルSRCのしきい値は3.4 5 V ± 0.0 5 V の範囲に設定する。この場合の第2リファレンスセルSRCのプログラム方法は、外部パッドPADから、第2リファレンスセルSRCのドレインにドレイン電圧を入力すると共に、リファレンスセルワード線電圧発生回路6から第2リファレンスワード線WLSRへ印加電圧を供給する。なお、上記ドレイン電圧は内部回路で発生させてもよい。また、上記ワード線WLSRへのワード線電圧は、外部パッドから入力してもよい。

[0065]

上記ドレイン電圧と上記ワード線電圧によって、上記第2リファレンスセルSRCに、プログラムパルスが1パルス入力される。例えば、上記ワード線電圧によって、第2リファレンスセルSRCのコントロールゲートにゲート電圧として6Vが印加されると共に、上記ドレイン電圧によって、第2リファレンスセルSRCのドレインに5Vが印加される。また、上記プログラムパルスのパルス幅は、例えば、1 μ 秒に設定される。

[0066]

次に、第2のリファレンスセルSRCのしきい値の読み出し動作について、説明する。この読み出し動作では、図4に示す外部パッドPADから直接、第2のリファレンスセルSRCのドレインに接続されているビット線に電圧を入力する

。また、第2リファレンスワード線WL $_{SR}$ への電圧は、図示していない外部パッドから直接入力し、第2のリファレンスセルSRCに流れる電流を測定し、その電流値からしきい値を測定する。

[0067]

この測定の結果、第2リファレンスセルSRCのしきい値が3.4 V以下と判断されると、第2リファレンスセルSRCに、さらに、上記プログラムパルスを1パルスだけ印加する。このしきい値の測定,しきい値の判断,パルス印加の動作は、第2リファレンスセルSRCのしきい値が3.4 V以上になるまで行なわれる。結果的に、第2のリファレンスセルSRCのしきい値を3.4 Vから3.5 Vの範囲内に設定する。

[0068]

次に、複数のメインメモリセルMSからなるメインアレイ2を読み出す時に用いられる第1リファレンスセルRFC0~RFC127のしきい値設定について説明する。図4に示すように、128個の第1リファレンスセルRFC0~RFC127がリファレンスセルアレイ3を構成している。

[0069]

この第1リファレンスセルRFC0~RFC127のしきい値設定動作では、 第1リファレンスセルへの書込みとベリファイを交互に行なうことによって、以 下に述べるようにして、第1リファレンスセルのしきい値を調整する。

[0070]

(第1リファレンスセルへの書き込み)

図3に示すプログラム制御回路1に、プログラム動作開始の信号が入力されると、プログラム制御回路1から図8の書込み回路WCに書込み信号として、Lレベルが出力される。次に、図8に示す信号DataonがHレベルとなり、nMOSトランジスタTrWがオンし、ラッチ回路LCではLレベルがラッチされる。そして、信号hhvpが、高電圧(例えば10V)となり、レベルシフターHVの出力信号hvonが10Vとなり、nMOSトランジスタTrXがオンする。そして、信号PGVはプログラム電圧(例えば5V)となり、PGrstart信号がHレベル(例えば10V)となることで、トランジスタTrYがオンし、信号線ref0には5Vの

電圧が出力する。

[0071]

さらに、図4の信号RCOがHレベル(例えば10V)となり、トランジスタT v Oがオンして、信号線ref OからリファレンスセルRFCOのドレインに、5 V の電圧を出力する。また、第1リファレンスセルワード線WLRに供給される電圧は通常のプログラム時の電圧より低い電圧(例えば、5.5 V 程度)が印加され、プログラム(書き込み)が開始され、第1リファレンスセルRFCOのしきい値が上昇する。なお、上記ドレインへの電圧と上記ワード線WLRからコントロールゲートへの電圧とからなるプログラムパルスのパルス幅は1 μ 秒程度とする

[0072]

この第1リファレンスセルRFC0~RFC127への書込み動作は、例えば、8つの第1リファレンスメモリセルRFC0~RFC7に対して、8つのセンスアンプ&書込み回路SAP0~SAP7を用いて同時に行うことが可能である。つまり、8つの第1リファレンスメモリセルRFC0~RFC7に対して、8つのセンスアンプ&書込み回路SAP0~SAP7から並列書き込み動作が可能である。

[0073]

次に、プログラム制御回路1はベリファイ動作の命令を出力する。これにより、ベリファイ動作が開始される。このベリファイ動作では、先に、しきい値調整を行った第2のリファレンスセルSRCと図8のセンスアンプSAAを用いて、第1リファレンスセルRFC0~RFC127と第2のリファレンスセルSRCとのしきい値比較が行われる。

[0074]

このしきい値比較は、8個のセンスアンプ&書込回路SAPO~SAP7の8個のセンスアンプSAAを用いて、8個の第1リファレンスセルRFCO~RFC7について同時に行うことができる。

[0075]

例えば、8個の第1リファレンスセルRFC0~RFC7のうちの第1リファ

レンスセルRFC0のしきい値が第2のリファレンスセルSRCのしきい値より もより低い場合には、第2リファレンスセルSRCから信号線rsen0,トランジ スタTw0,信号線sen0を経由して、センスアンプSAAの反転入力端子に入力 される電圧が、第1リファレンスセルRFC0から信号線ref0を経由してセン スアンプSAAの非反転入力端子に入力される電圧よりも高い。

[0076]

すると、図8のセンスアンプSAAはプログラム制御回路1に信号を出力し、 プログラム制御回路1は、第1のリファレンスセルRFC0のしきい値が第2の リファレンスセルSRCのしきい値よりも低いと判断し、前述の第1リファレン スセルへの書き込み動作を実行する。これにより、この第1のリファレンスセル RFC0へ、再度、プログラムパルスが印加される。

[0077]

上記しきい値比較、プログラムパルス印加を繰り返し、最終的に、第1のリファレンスセルRFC0~RFC7のしきい値が、第2のリファレンスセルSRCのしきい値よりも高くなる。すると、センスアンプSAAの出力信号を受けたプログラム制御回路1が、第2のリファレンスセルSRCのしきい値よりも、第1リファレンスセルRFC0~RFC7のしきい値が高いと判断したときに、第1リファレンスセルRFC0~RFC7に対するパルス印加が終了する。

[0078]

上記第1リファレンスセルRFCO~RFC7に対するしきい値調整動作は、 1度、上記プログラム制御回路1によってコマンドが発行されると、上記第1リファレンスセルRFCO~RFC7のしきい値が所定のしきい値(第2リファレンスセルSRCのしきい値)以上となるまで、内部のプログラム制御回路1を用いて自動的に行われる。

[0079]

続けて、第1リファレンスセルRFC8~第1リファレンスセルRFC15、……、第1リファレンスセルRFC120~第1リファレンスセルRFC127の順に、8個づつ、しきい値調整を行う。この場合、8つの第1リファレンスセルのしきい値設定時間は、プログラムパルス回数を100回とし、プログラムパ

ルス印加の動作(セットアップ動作等込み)に10μ秒を要し、 ベリファイ時間 に2μ秒を要するとして、8つの第1リファレンスセルのしきい値調整動作に要する時間Tは、次式(3)により、1.2m秒程度となる。

[0080]

$$T = ((12) \mu \partial \times 100) = 1.2 \text{ m} \partial \cdots (3)$$

また、8つの第1リファレンスセルを調整するために、最初に、1度、コマンドが発行される。これに必要な時間を1μ秒とすると、第1リファレンスセル数は128個なので、上述のごとく8個の第1リファレンスセルのしきい値調整を同時に行う場合、しきい値調整に要する合計時間TTは、次式(4)のより、0.039秒程度となる。

[0081]

$$TT=1.201m秒 \times 128/8=0.039$$
 ……(4)

このように、この第2実施形態によれば、第1リファレンスセルRFC0~R FC127のしきい値調整動作に要する時間を、第1実施形態に比して、約8分の1まで低減させることが可能となる。

[0082]

また、この第2実施形態では、図8の信号PGmstartにより、nMOSトランジスタTrZをオフにし、信号RPOによりnMOSトランジスタTw0~Tw127をオフにして、センスアンプ&書込回路SAP0~SAP127のセンスアンプSAAでメインアレイ2のメモリセルMSを読み出す。つまり、この第2実施形態では、メインアレイ2の読み出し時と第1リファレンスセルRFC0~RFC127のしきい値設定時に同じセンスアンプSAAを使用することから、上記読み出し時と上記しきい値設定時とで異なるセンスアンプを用いる場合に比べて、センスアンプ間のばらつきを吸収することができる。

[0083]

(第3の実施形態)

次に、図5,図6を参照して、この発明の不揮発性半導体メモリ装置の第3実 施形態を説明する。

[0084]

前述の第1,第2実施形態は、不揮発性半導体メモリが2値フラッシュメモリである。一方、最近、ビットコスト低減のために、多値フラッシュメモリの検討が各所で進められている。例えば、4値フラッシュメモリの場合、1つのメモリセルのしきい値状態が図15に示すように4状態となる。この場合、各しきい値状態を分離するためには、リファレンスセルが3つ必要となり、さらにリファレンスセルが増加することになる。

[0085]

そこで、この第3実施形態では、本発明を多値フラッシュメモリに適用した場合について述べる。

[0086]

図5に示すように、この第3実施形態におけるリファレンスセルのしきい値設定回路は、図3に示す第2実施形態のセンスアンプアレイ55に替えてセンスアンプアレイ35を備え、図3の第2リファレンスセルSRCに替えて第2リファレンスセルアレイ37を備える。

[0087]

このセンスアンプアレイ35は、図6に示すセンスアンプ&書込回路SAP00~SAP1272からなる。また、上記第2リファレンスセルアレイ37は、第2リファレンスセルSRC00,SRC01,SRC02からなる。この3つの第2リファレンスセルSRC00,SRC01,SRC02は、それぞれ、ドレインがnMOSトランジスタTrp1,Trp2,Trp3を経由して外部パッドPADに接続されている。また、第2リファレンスセルSRC00,SRC01,SRC02のドレインは、nMOSトランジスタTrq3,Trq2,Trq1を経由して、信号線rsenに接続されている。また、第2リファレンスセルSRC00,SRC01,SRC01,SRC01,SRC01,SRC01,SRC01,SRC02のコントロールゲートは、ワード線WLSR0,WLSR1,WLSR2に接続されている。また、第2リファレンスセルSRC00~SRC02のソースは、ソース電圧を供給する端子に接続されている。

[0088]

また、図9に、図6におけるセンスアンプ回路&書込回路SAP00の構成を示す。このセンスアンプ回路&書込回路SAP00の構成は、前述の第2実施形

態における図8のセンスアンプ回路&書込回路SAPOと同様の構成である。

[0089]

また、この第3実施形態では、図6に示すように、128個のセンスアンプ回路&書込回路SAP00~SAP1270と、128個のセンスアンプ回路&書込回路SAP01~SAP1271と、128個のセンスアンプ回路&書込回路SAP02~SAP1272とを備える。つまり、この第3実施形態では、128×3個のセンスアンプ回路&書込回路SAP00~SAP1272を有する。このセンスアンプ回路&書込回路SAP00~SAP1272が有するセンスアンプSAAがしきい値比較手段をなす。また、センスアンプ回路&書込回路SAP00~SAP1272が前する書込回路SAP00~SAP1272が有する書込回路WCおよびプログラム制御回路1がしきい値設定手段をなす。

上記センスアンプ回路&書込回路SAPO0,SAPO1,SAPO2~SAP 1270,SAP1271,SAP1272は、それぞれ、信号線ref00,ref0 1,ref02~ref1270,ref1271,ref1272とnMOSトランジスタT r00,Tr01,Tr02~Tr1270,Tr1271,Tr1272を経由して、第1リファレンスセルRFC00,RFC01,RFC02~RFC1270,RFC1271,RFC1272のドレインに接続されている。

[0090]

[0091]

この第2リファレンスセルSRC00への書き込みでは、第2リファレンスセルSRC00へプログラムパルス(例えば、コントロールゲート電圧が6V、ドレインが5V、パルス幅1 μ 秒)が1パルス入力される。

[0092]

次に、この第2リファレンスセルSRC00のしきい値の読み出しについて説明する。図6に示す外部パッドPADから、トランジスタTrp1を経由して、第2リファレンスセルSRC00のドレインに接続されているビット線への電圧を入力する。また、第2リファレンスワード線WL_{SR0}への電圧は、図示していない外部パッドから直接入力し、第2リファレンスセルSRC00に流れるセル電流を測定し、その電流からしきい値を測定する。

[0093]

このしきい値測定の結果、第2リファレンスセルSRC00のしきい値が3.4 V以下であると判断されれば、第2リファレンスセルSRC00に、さらにプログラムパルスを印加する。このしきい値測定とプログラムパルス印加動作は、第2リファレンスセルSRC00のしきい値が3.4 V以上になるまで行なわれる。結果的に、第2のリファレンスセルSRC00のしきい値を3.4 Vから3.5 Vの範囲内に設定する。

[0094]

同様に、他の2つの第2リファレンスセルSRC01,SRC02のしきい値 設定を行なう。この場合、第1のリファレンスセルRFC01のしきい値の目標 値が4.5 V、第1のリファレンスセルRFC02のしきい値の目標値が5.5 V であるので、第2のリファレンスセルSRC01,SRC02のしきい値は、それぞれ、4.45 V \pm 0.05 V、5.45 V \pm 0.05 Vの範囲に設定する。

[0095]

この第2リファレンスセルSRC01,SRC02のプログラム方法は、第1 リファレンスセルRFC00のものと同様である。ただし、しきい値書込み時の コントロールゲート電圧は、第2リファレンスセルRFC00のものより高く、 第2リファレンスセルRFC01のコントロールゲート電圧は6.5 V、第2リ ファレンスセルRFC02のコントロールゲート電圧は7.5 Vである。 [0096]

次に、メインアレイ2の読み出し時に用いる第1リファレンスセルRFC00~RFC1272のしきい値設定について述べる。

[0097]

図6に示すように、3つの第1リファレンスセルRFC00,RFC01,RFC02を1組目として、128組目の3つの第1リファレンスセルRFC1270,RFC1271,RFC1272まで、全部で128×3個の第1リファレンスセルがある。この第1リファレンスセルのしきい値の設定は、書込みとベリファイを交互に行なうことで行う。

[0098]

すなわち、最初に、設定するしきい値が同じである、第1リファレンスセルR FC00,RFC10,RFC20,RFC30,…,RFC1250,RFC1260,RFC1260,RFC1270までの128個の第1リファレンスセルに対してしきい値設定を行なう。このように、設定するしきい値の同じ第1リファレンスセルに対して、まず、書込みを行なう理由は、調整するしきい値によって、第1リファレンスセルのコントロールゲートに印加するワード線電圧を変える必要があるからである。

[0099]

上記センスアンプ回路&書込回路SAPOOにおいて、プログラム制御回路1にプログラム動作開始の信号が入力されると、プログラム制御回路1から書込み回路WCに書込み信号としてL(Low)レベルが出力される。そして、図9に示すデータオン信号DataonがHレベルとなると、ラッチ回路LCにはLレベル信号がラッチされる。そして、信号hhvpは高電圧(例えば10V)となり、レベルシフターHVの出力信号hvonが10Vとなる。信号PGVは、プログラム電圧(例えば5V)となり、PGrstart信号がHレベル(例えば10V)となることで、nMOSトランジスタTrZがオンし、信号線ref00には5Vの電圧が出力される

[0100]

さらに、図6の信号RC00がHレベル(例えば10V)となり、nMOSトラ

ンジスタTv00がオンして、第1リファレンスセルRFC00のドレインに信号線ref 0 0 から 5 Vの電圧が出力する。一方、リファレンスワード線WLRには、通常のプログラム時の電圧より低い電圧、例えば、5.5 V程度が印加される。これにより、第1リファレンスセルRFC00へのプログラムが開始され、第1リファレンスセルRFC00のしきい値が上昇する。このプログラム時のプログラムパルス幅は 1μ 秒程度とした。

なお、このプログラムパルスの1パルス入力によって、第1リファレンスセルRFC00のしきい値が増加する増分が書き込みの分解能であり、上記第2のリファレンスセルSRC00のしきい値を上記第1のリファレンスセルRFC00のしきい値の目標値よりも上記書き込みの分解能分だけ低く設定することで、上記書き込みの分解能の精度でもって、上記第1のリファレンスセルRFC00のしきい値を目標値に設定できる。

[0101]

また、この書込み(プログラム)動作は、例えば、8つのセンスアンプ&書込回路SAP00~SAP70により、8つの第1リファレンスセルRFC00~リファレンスセルRFC70に対して、同時に行なうことが可能であり、第2実施形態と同様の並列書込み動作が可能である。

[0102]

次に、プログラム制御回路1は、ベリファイ動作の命令を出力する。これにより、ベリファイ動作が開始される。このベリファイ動作では、先に、しきい値調整を行った第2のリファレンスセルSRC00~SRC02とセンスアンプ&書込回路SAP00~SAP1272のセンスアンプSAAを用いてしきい値比較が行われる。

[0103]

このしきい値比較では、第2リファレンスセルSRC00のドレインから、トランジスタTrq3,信号線rsen0,トランジスタTw00,信号線sen0を経由して、図9のセンスアンプSAAの反転入力端子に電圧が入力される。また、第1リファレンスセルRFC00のドレインから、トランジスタTr00,信号線ref00を経由して、上記センスアンプSAAの非反転入力端子に電圧が入力される

[0104]

上記しきい値比較の結果、第1リファレンスセルRFC00のしきい値が第2のリファレンスセルSRC00よりも低い場合には、上記センスアンプSAAの非反転入力端子に入力される電圧が上記反転入力端子に入力される電圧よりも低くなる。この場合、このセンスアンプSAAからの出力信号を受けたプログラム制御回路1は、第2のリファレンスセルSRC00のしきい値よりも、第1のリファレンスセルRFC00のしきい値が低いと判断して、この第1のリファレンスセルSRC00に、再度、プログラムパルスが1パルスだけ印加される。なお、上記では、8つの第1リファレンスセルRFC00,RFC10,RFC20,RFC30,RFC40,RFC50,RFC60,RFC70のうちのRFC00のしきい値が第2のリファレンスセルSRC00のしきい値よりも低い場合を述べたが、8つの第1リファレンスセルRFC00~RFC70のうち、第2のリファレンスセルSRC00のしきい値よりも低い第1リファレンスセルのみに、再度、プログラムパルスが1パルスだけ印加されることになる。

[0105]

上記しきい値比較とプログラムパルスの印加を繰り返し、最終的に、上記8つの第1リファレンスセルRFC00~RFC70の全てが、第2リファレンスセルSRC00に比べて、しきい値が高くなった(つまり、第2のリファレンスセルより電流が流れない)と、プログラム制御回路1が判断した場合、プログラム制御回路1によって、プログラムパルス印加が終了される。

[0106]

一連のこれらの動作は、コマンドが1度発行されると、しきい値が所定のしき い値以上となるまで、内部のプログラム制御回路1を用いて自動的に行われる。

[0107]

続けて、第1リファレンスセルRFC80~第1リファレンスセルRFC15 0、…… 第1リファレンスセルRFC1200~第1リファレンスセルRFC 1270の順に、設定するしきい値レベルが同一の第2リファレンスセルに対し て、8つずつ、しきい値調整を行う。 [0108]

さらに、上記128個の第1リファレンスセルRFC $00\sim1270$ よりも、設定するしきい値レベルの高い128個の第1リファレンスセルRFC $01\sim$ リファレンスセルRFC1271に対して、上述と同じ要領で、しきい値調整を行なう。この場合、書込みスピードを調整するため、書込み時のワード線WLRに印加する電圧を6.5 Vとする。

[0109]

つづけて、さらに、設定するしきい値レベルの高い128個の第1リファレンスセルRFC02~リファレンスセルRFC1272に対して、上述と同じ要領で、しきい値調整を行なう。この場合、書込みスピードを調整するため、書込み時のワード線WLRに印加する電圧を7.5 Vとする。

[0110]

この第3実施形態では、1つの第1リファレンスセルのしきい値設定において、プログラムパルス回数を100回として、プログラムパルス印加の動作(セットアップ動作等込み)に、10μ秒を要し、ベリファイ時間に、2μ秒を要する.とすると、1つの第1リファレンスセルのしきい値調整動作に要する時間Tは、次式(5)で算出されるように、1.2m秒程度となる。

[0111]

 $T = ((12) \mu \gg \times 100) = 1.2 \text{ m} \implies \cdots (5)$

[0112]

 $TT = 1.201 \text{ m} + 2.8 \times 3/8 = 0.117$

このように、この第3実施形態によれば、約0.1秒という現実的なテスト時間で、多値用のリファレンスセルのしきい値調整の実現が可能となる。

[0113]

尚、上記第3実施形態では、不揮発性半導体メモリ装置としての4値フラッシュメモリについて説明したが、4値フラッシュメモリに限らずフローティングゲートに3値以上の電荷状態が形成される不揮発性半導体メモリ装置にこの発明を適用できる。また、上記第1~第3実施形態では、しきい値比較をセンスアンプで行ったが、センスアンプに替えて、第1のリファレンスセルのしきい値と第2のリファレンスセルのしきい値を比較可能な電圧比較回路を採用してもよい。

[0114]

【発明の効果】

以上より明らかなように、この発明の不揮発性半導体メモリ装置によれば、しきい値比較手段が、第1のリファレンスセルのしきい値と第2のリファレンスセルのしきい値とを比較し、このしきい値比較結果に基いて、しきい値設定手段が、第1のリファレンスセルのしきい値を設定する。上記しきい値比較は、上記第1のリファレンスセルのしきい値読み出し動作に比べて、短い時間で行える。したがって、上記第1のリファレンスセルの個数が増加した場合に、上記第1のリファレンスセルを読み出して上記第1のリファレンスセルのしきい値を調整する従来例に比べて、しきい値調整時間を大幅に低減できる。

【図面の簡単な説明】

- 【図1】 この発明の不揮発性半導体メモリ装置の第1実施形態におけるリファレンスセルのしきい値設定回路の構成を示すブロック図である。
- 【図2】 上記第1実施形態におけるセンス系の回路を含むリファレンスセルのしきい値設定回路の構成図である。
- 【図3】 この発明の第2実施形態におけるリファレンスセルのしきい値設定 回路の構成を示すブロック図である。
- 【図4】 この発明の第2実施形態におけるセンス系の回路を含むリファレンスセルのしきい値設定回路の構成図である。
- 【図5】 この発明の第3実施形態におけるリファレンスセルのしきい値設定 回路の構成を示すブロック図である。
- 【図6】 上記第3実施形態におけるセンス系の回路を含むリファレンスセルのしきい値設定回路の構成図である。

- 【図7】 上記第1実施形態における書込み回路の回路図である。
- 【図8】 上記第2実施形態におけるセンスアンプ&書込み回路の回路図である。
- 【図9】 上記第3実施形態におけるセンスアンプ&書込み回路の回路図である。
- 【図10】 従来技術におけるリファレンスセルのしきい値設定回路の構成を 示すブロック図である。
 - 【図11】 従来におけるセンスアンプ回路の構成を示す回路図である。
- 【図12】 従来技術におけるセンス系の回路を含むリファレンスセルのしきい値設定回路の構成図である。
 - 【図13】 フラッシュメモリの断面構造を示す図である。
- 【図14】 2値フラッシュメモリのフローティングゲートの電荷状態を示す 図である。
- 【図15】 4値フラッシュメモリのフローティングゲートの電荷状態を示す 図である。

【符号の説明】


- 1…プログラム制御回路、2…メインアレイ、
- 3…第1リファレンスセルアレイ、
- 5,35,55…センスアンプアレイ、37…第2リファレンスセルアレイ、
- 6…リファレンスセルワード線電圧発生回路、
- SRC…第2リファレンスセル、8…トリム用センスアンプ、
- 9…出力バッファ回路、
- $WC \cdots$ 書込回路、 $WL_R \cdots$ 第1リファレンスセルワード線、
- WL_{SR}…第2リファレンスセルワード線、
- $SRC,SRCOO\sim SRCOOO…第2リファレンスセル、$
- RFC0~RFC127…第1リファレンスセル、
- $RFCOO\sim RFC1272…第1リファレンスセル、$
- $SA0 \sim SA127 \cdots t \rightarrow zz \rightarrow zz$
- SAPO~SAP127…センスアンプ&書込回路、

特2002-193348


SAP00~SAP1272…センスアンプ&書込回路。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 リファレンスセルの個数が増加することによるしきい値調整時間 の増加を低減できる不揮発性半導体メモリ装置を提供する。

【解決手段】 この発明の不揮発性半導体メモリ装置では、トリム用センスアンプ8が第1のリファレンスセルRFC0のしきい値と第2のリファレンスセルSRCのしきい値とを比較した結果に基いて、プログラム制御回路1は、書込回路WCにより第1のリファレンスセルRFC0のしきい値を設定する。トリム用センスアンプ8による上記しきい値比較は、第1のリファレンスセルRFC0のしきい値読み出し動作に比べて、短い時間で行える。したがって、第1のリファレンスセルの個数が増加した場合に、第1のリファレンスセルを読み出して第1のリファレンスセルのしきい値を調整する従来例に比べて、しきい値調整時間を大幅に低減できる。

【選択図】 図2

出願入履歷情報

識別番号

[000005049]

1. 変更年月日 1990年 8月29日 [変更理由] 新規登録

住 所 大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社